解決芯片互連卡脖子問(wèn)題：CMOS片上光電互連速度突破2Tb/s

  在三個(gè)關(guān)鍵系統(tǒng)模塊(處理器，內(nèi)存和互連(I/ O))之間需要互相協(xié)調(diào)，每個(gè)要都在更好的提升性能。隨著按各種指標(biāo)衡量的處理器和內(nèi)存速度已得到了大幅提高，所以互連也需要跟上發(fā)展，以免整體性能被卡了脖子!但是銅纜鏈路正面臨著一些明顯的障礙。電光互連似乎是解決方案，但要使其發(fā)揮潛能并與硅一起工作一直是一個(gè)重大挑戰(zhàn)。不過(guò)，最近有一次演示展示了英特爾與Ayar Labs(加利福尼亞州埃默里維爾)之間的合作所取得的巨大進(jìn)步，該項(xiàng)目是由美國(guó)國(guó)防高級(jí)研究計(jì)劃局(DARPA)在其“光子學(xué)”中贊助的。該計(jì)劃希望使用先進(jìn)的封裝內(nèi)硅光子接口來(lái)實(shí)現(xiàn)每秒1T位(Tb / s)以上的數(shù)據(jù)速率，同時(shí)所需的能耗不到1皮焦耳/bit。并能實(shí)現(xiàn)千米級(jí)的傳輸距離(圖1)。

SoC器件顯示(左)各個(gè)小芯片的位置以及完整的封裝(右)。

  英特爾/ Ayar項(xiàng)目尚未實(shí)現(xiàn)這些目標(biāo)，但確實(shí)朝著這些目標(biāo)邁出了重要一步。在2020年光纖會(huì)議(OFC)上的線上演示中，Ayar展示了其TeraPHY光學(xué)芯片技術(shù)，該技術(shù)已集成到通常使用銅互連的改進(jìn)型商用IC(英特爾Stratix 10 FPGA)中(圖2)。

這是一種非常高級(jí)的光學(xué)I / O系統(tǒng)架構(gòu)，圖片顯示了主要組件的互連

  從硅電子中產(chǎn)生光數(shù)據(jù)流并不僅僅是先進(jìn)的LED、激光二極管、增強(qiáng)摻雜或獨(dú)特的制造結(jié)構(gòu)的問(wèn)題，盡管這些結(jié)構(gòu)都具有更高的性能和扭曲度。。相反，它需要一種新的思維方式，需要先進(jìn)的深層電光物理學(xué)見(jiàn)解，其中涉及合適結(jié)構(gòu)中電子、電場(chǎng)和光子之間的關(guān)系。

  利用硅光子技術(shù)

  基本設(shè)計(jì)是基于使用硅光子學(xué)作為構(gòu)件，包括波導(dǎo)、定向耦合器和微環(huán)諧振器。與廣泛使用的馬赫-曾德?tīng)柛缮鎯x(MZI)相比，后者是耦合和能量傳輸?shù)氖走x，因?yàn)樗峁┝舜蠹s縮小100倍的小尺寸，25-50倍的高帶寬密度和50倍的高能量效率。然而，它也需要更復(fù)雜的設(shè)計(jì)和精密制造。

  Ayar公司的TeraPHY芯片片采用GlobalFoundries公司的45-nm SOI CMOS制造工藝制造，該芯片集成了微米級(jí)的光波導(dǎo)。TeraPHY芯片上的光波導(dǎo)被蝕刻在硅片中，提供的功能是基于銅的能量和信號(hào)路徑的光學(xué)模擬。將兩個(gè)波導(dǎo)靠近，就能將光子和功率從一個(gè)波導(dǎo)轉(zhuǎn)移到另一個(gè)波導(dǎo)，從而形成一個(gè)能量耦合器。在耦合器內(nèi)，一個(gè)直徑為10微米的微環(huán)諧振器可以對(duì)相位進(jìn)行電調(diào)制，并控制光的方向，要么通過(guò)芯片，要么直至芯片頂部，從而創(chuàng)建I/O端口。

  TeraPHY平臺(tái)由單片集成的硅光子和CMOS組成(圖3)，采用倒裝片系統(tǒng)封裝(SiP)，可將一個(gè)SoC的綜合功能拆分在一個(gè)封裝的多個(gè)小芯片上。這些小芯片采用密集、節(jié)能、短距離的封裝內(nèi)電氣互連方式互連在一起。

圖片展示了一個(gè)TeraPHY芯片的例子，顯示了16通道25G光子發(fā)射(Tx)和接收(Rx)宏以及相應(yīng)的串行器/解串器(SerDes)(a)。多芯片模塊(b)的分解圖包括一個(gè)系統(tǒng)級(jí)芯片裸片和兩個(gè)TeraPHY芯片。(來(lái)源：Ayar Labs)

  SiP技術(shù)的主要優(yōu)勢(shì)在于能夠使每個(gè)小芯片提供不同的專(zhuān)門(mén)功能，并使用最適合實(shí)現(xiàn)該功能的工藝技術(shù)進(jìn)行制造，只要該小芯片仍可以符合標(biāo)準(zhǔn)的SiP集成和封裝約束。這類(lèi)似于在SiP中使用高密度CMOS來(lái)制作處理器或FPGA，再加上專(zhuān)業(yè)的模擬處理來(lái)實(shí)現(xiàn)精密數(shù)據(jù)采集和調(diào)理。

  盡管目標(biāo)為1pJ / bit，但在這種類(lèi)型的設(shè)計(jì)中，散熱方面的考慮與電子和光學(xué)方面的考慮一樣重要，因?yàn)镾oC耗散了300W，TeraPHY耗散4.7W。分析表明，解決TeraPHY耗散問(wèn)題的實(shí)用解決方案將其分為T(mén)xRx，電氣I/O和GPIO區(qū)域。

  當(dāng)然，封裝也是分析的一部分，所得到的溫度曲線說(shuō)明了高性能系統(tǒng)中預(yù)期的熱環(huán)境(圖4)。盡管CMOS器件可以承受這些工作溫度，但任何共封裝的激光器都將降低效率并降低可靠性，因此TeraPHY被設(shè)計(jì)為使用外部激光源。

圖4是多芯片模塊(MCM)的等距剖視圖

  這里只是對(duì)一個(gè)非常復(fù)雜技術(shù)做一個(gè)簡(jiǎn)單的描述。更多的可以參考這方面的相關(guān)論文：

  https://ayarlabs.com/teraphy-a-high-density-electronic-photonic-chiplet-for-optical-i-o-from-a-multi-chip-module/#unlock

  https://ayarlabs.com/teraphy-a-chiplet-technology-for-low-power-high-bandwidth-in-package-optical-i-o/

  原文：https://www.electronicdesign.com/technologies/analog/article/21139195/cmos-plus-onchip-electrooptical-interconnect-zooms-past-2-tbs