ClariPhy 于OFCNFOEC 2009推出采用MLSE技術(shù)的10Gbps CDR

單芯片CMOS CDR為10G EDC開(kāi)啟新的里程碑

         ClariPhy公司在OFC/NFOEC 2009上宣布推出帶有最大可能序列估計(jì)（MLSE）的10Gbps時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR）集成電路（IC），型號(hào)為CL1012。

10Gbps CDR是一款全數(shù)字單芯片CMOS IC，其新功率和新性能將為光纖通訊網(wǎng)絡(luò)內(nèi)部修復(fù)——電子色散補(bǔ)償（EDC）開(kāi)啟一座新的里程碑。

這款CL1012 CDR采用65 nm CMOS工藝，以及10×10 mm2 flip chip BGA封裝，運(yùn)行速率從9.9 到11.4 Gb/s，容忍±4,000 ps/nm的CD，差分群延遲為100 ps。CL1012主要應(yīng)用包括300 pin MSA轉(zhuǎn)發(fā)器和XFP收發(fā)器。

MLSE又被稱(chēng)為最大似然序列檢測(cè)，是理論上最優(yōu)的EDC架構(gòu)之一，該理論通過(guò)評(píng)估一個(gè)接收數(shù)據(jù)的樣本序列，來(lái)判斷最有可能的發(fā)射序列。MLSE通常被用在低速通訊領(lǐng)域，如硬盤(pán)驅(qū)動(dòng)和聲帶調(diào)制。

目前只有專(zhuān)門(mén)研制高速通信IC的無(wú)晶圓半導(dǎo)體設(shè)計(jì)公司ClariPhy將MLSE技術(shù)應(yīng)用到10Gbps速率的CMOS芯片中，因此，在融合了CMOS的低成本和功率優(yōu)勢(shì)的同時(shí)，也獲得了最高性能。

　　 “受到帶寬需求加速增長(zhǎng)的驅(qū)動(dòng)，運(yùn)營(yíng)商將在牢牢控制成本的前提下，不得不從已鋪設(shè)光纖網(wǎng)絡(luò)中擠出更多的容量。”Ovum副總裁Daryl Inniss表示，MLSE被認(rèn)為是一種極有價(jià)值的新興EDC技術(shù)，加上低功耗和低成本的優(yōu)勢(shì)，非常有潛力在電信領(lǐng)域大展身手。

(信息來(lái)源：光電新聞網(wǎng)）