FPGA邁入新階段 Altera 20nm混合系統(tǒng)三大創(chuàng)新

       大約在近半年前，Altera公司CTO Misha Burich先生曾向業(yè)內(nèi)媒體介紹了FPGA體系架構(gòu)的演進，以及FPGA走向硅片融合的發(fā)展大趨勢。所謂硅片融合，指的是業(yè)內(nèi)各種不同架構(gòu)的核集成于同一硅片或平臺上的發(fā)展趨勢，如將MCU、DSP和FPGA這幾種不同架構(gòu)的核集成在一個芯片上，這成為業(yè)界和FPGA行業(yè)的發(fā)展的大趨勢，這是市場發(fā)展的客觀需求，也已經(jīng)成為整個業(yè)界的共識。2012年9月末，Misha Burich再次向業(yè)界公布了Altera 公司如何將硅片融合這一趨勢落實到真正的產(chǎn)品上的創(chuàng)新技術(shù)，并展望了未來更先進工藝技術(shù)的發(fā)展趨勢。

      Altera將在其20nm的產(chǎn)品上實現(xiàn)對于FPGA硅片融合的創(chuàng)新技術(shù)。在20nm的平臺上，Altera將向客戶提供一個終極系統(tǒng)集成平臺，一個混合系統(tǒng)架構(gòu)，結(jié)合了FPGA的硬件可編程功能、數(shù)字信號處理器和微處理器的軟件靈活性，以及面向應(yīng)用的硬核知識產(chǎn)權(quán)(IP)的高效。Altera在20nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，能支持更強大的混合系統(tǒng)架構(gòu)的開發(fā)，帶來性能、帶寬、集成度和功效的新的提升。

      Altera的20nm混合系統(tǒng)架構(gòu)的三大創(chuàng)新技術(shù)是：40Gbps收發(fā)器技術(shù)、下一代精度可調(diào)數(shù)字信號處理(DSP)模塊體系結(jié)構(gòu)，以及異質(zhì)混合3D IC技術(shù)。

     40Gbps芯片至芯片和28Gbps背板收發(fā)器

      Altera 20nm收發(fā)器技術(shù)創(chuàng)新可將帶寬提升兩倍，支持向100G背板和400G系統(tǒng)的發(fā)展。20nm器件包括驅(qū)動CEI-25G-LR和以太網(wǎng)4x25G背板的28Gbps收發(fā)器，面向芯片至芯片或者芯片至光模塊連接而設(shè)計的40Gbps收發(fā)器。Altera在20nm實現(xiàn)的收發(fā)器技術(shù)創(chuàng)新成為開發(fā)兼容CEI-56G收發(fā)器的基礎(chǔ)，為驅(qū)動下一代400G光網(wǎng)絡(luò)、400G線路卡等提供連接能力。

      具有高速芯片至芯片接口的異質(zhì)混合3D IC

      在20nm，Altera將引入創(chuàng)新的高速芯片至芯片接口，用于在一個3D封裝中集成多個管芯。采用這一創(chuàng)新接口，Altera能夠交付面向客戶的異質(zhì)混合3D系統(tǒng)，該系統(tǒng)可集成FPGA和用戶定制的HardCopy ASIC，或者包括存儲器、第三方ASIC和光接口等各種其他技術(shù)。借助FPGA、HardCopy ASIC或者第三方ASIC的集成，Altera能夠提供10倍于28nm產(chǎn)品系統(tǒng)集成度的單器件解決方案。Altera的異質(zhì)混合3D IC將采用TSMC的的芯片-晶圓-基底 (CoWoS) 集成工藝進行制造。利用這些器件，開發(fā)人員可大幅度提高系統(tǒng)集成度和系統(tǒng)性能以突出產(chǎn)品優(yōu)勢，同時還可以降低系統(tǒng)功耗60%，減小了電路板空間，并降低系統(tǒng)成本。

      下一代精度可調(diào)的浮點DSP模塊

      Altera在20nm器件刷新了業(yè)界的TFLOP/W基準(zhǔn)。下一代精度可調(diào)DSP模塊增強技術(shù)實現(xiàn)了5 TFLOP(每秒5萬億次浮點運算)的IEEE 754標(biāo)準(zhǔn)浮點運算性能。在此性能水平上，Altera 20nm器件的每瓦TFLOP要比目前的28nm產(chǎn)品高5倍。結(jié)合了OpenCL C設(shè)計流程、ARM硬核處理器子系統(tǒng)以及TFLOP/W的硅片效率，Altera的20nm器件提供了終極異質(zhì)混合計算平臺。

      異質(zhì)混合20nm系統(tǒng)的開發(fā)離不開全功能高級設(shè)計環(huán)境，這一設(shè)計環(huán)境包括系統(tǒng)集成工具(Qsys)、基于C的設(shè)計工具(OpenCL™)以及DSP開發(fā)軟件(DSP Builder)。好的設(shè)計環(huán)境有助于實現(xiàn)更快的編譯時間，從而提高設(shè)計人員的效能。

      3D異構(gòu)封裝技術(shù)的未來

      Misha Burich還指出，以上談到的3D異構(gòu)封裝技術(shù)并不是真正意義上的3D封裝，只能算是2.5D。真正的3D封裝應(yīng)該是以堆疊形式的多核的封裝，目前的3D封裝技術(shù)只適合存儲器這樣的標(biāo)準(zhǔn)的功耗低的器件，而MCU、DSP和FPGA這樣功耗比較大的器件，目前只能通過2.5D的形式進行集成。3D技術(shù)目前面臨最大障礙就是散熱的問題，展望未來技術(shù)發(fā)展的趨勢，Misha Burich指出，一個新技術(shù)是在多個硅片間引入導(dǎo)管，導(dǎo)管中充滿液體，以幫助散熱，該技術(shù)仍處于早期的研究階段；另一項新技術(shù)就是特殊材料的研究和發(fā)現(xiàn)，必須是具備超強的導(dǎo)熱能力的新材料。3D封裝技術(shù)真正實現(xiàn)以后，計算能力將得到極大提升，將對產(chǎn)業(yè)的發(fā)展起到巨大的推動作用，許多新興應(yīng)用如云計算、物聯(lián)網(wǎng)等將獲益匪淺。

       摩爾定律的未來

       摩爾定律發(fā)展到今天的20nm，已經(jīng)讓人們嘆為觀止了。很難想象將來的半導(dǎo)體制造工藝還會走多遠(yuǎn)。Misha Burich指出，按照摩爾定律，每3到4年，半導(dǎo)體工藝將更新一代。半導(dǎo)體制造工藝的發(fā)展規(guī)劃是從20nm到14nm，從14nm到10nm，10nm到7nm，7nm到5nm。之后，摩爾定律將不再有效，人們只有等待科技人員發(fā)現(xiàn)或研發(fā)出嶄新的材料去取代硅，才能夠獲得突破。