臺(tái)積電發(fā)布革命性A14制程：AI算力與能效雙突破

  ICC訊  臺(tái)積電近日宣布推出其全新領(lǐng)先的制程技術(shù)——A14，專為推動(dòng)人工智能（AI）數(shù)據(jù)中心的進(jìn)步并提升其能源效率而設(shè)計(jì)。

  與臺(tái)積電即將在今年晚些時(shí)候投入生產(chǎn)的行業(yè)領(lǐng)先N2制程相比，A14在相同功耗下可將速度提升高達(dá)15%，或在相同速度下降低功耗多達(dá)30%，同時(shí)邏輯密度提升超過20%。公司表示，預(yù)計(jì)將在2028年開始使用A14制程為AI客戶（如英偉達(dá)）生產(chǎn)芯片。這一消息是在臺(tái)積電北美技術(shù)研討會(huì)前夕的一場(chǎng)分析師和記者簡(jiǎn)報(bào)會(huì)上公布的。

  臺(tái)積電CEO魏哲家在一份聲明中表示：“臺(tái)積電尖端的邏輯技術(shù)，如A14，是我們連接物理世界與數(shù)字世界的綜合解決方案的一部分，旨在釋放客戶創(chuàng)新能力，推動(dòng)AI未來(lái)發(fā)展?！?

  臺(tái)積電高級(jí)副總裁張凱文（Kevin Zhang）透露，公司對(duì)AI芯片需求的激增感到意外?！拔覀?cè)菊J(rèn)為邊緣設(shè)備、智能手機(jī)和物聯(lián)網(wǎng)將是先進(jìn)硅芯片的最大消費(fèi)群體，但情況已不再如此，這主要?dú)w因于AI的崛起。AI的迅猛發(fā)展顯著改變了半導(dǎo)體行業(yè)的格局。”

  臺(tái)積電還描述了A14制程如何為新型設(shè)備提供支持，例如智能眼鏡，這類設(shè)備可能會(huì)超越智能手機(jī)，成為出貨量最大的消費(fèi)電子產(chǎn)品。張凱文指出，為了實(shí)現(xiàn)智能眼鏡全天續(xù)航，先進(jìn)硅芯片需要集成大量傳感器和連接功能。“從硅含量來(lái)看，未來(lái)它可能與智能手機(jī)相當(dāng)?！彼a(bǔ)充道。

  目前，數(shù)據(jù)中心已成為AI應(yīng)用的基礎(chǔ)。作為全球頂級(jí)晶圓代工廠，臺(tái)積電正在推進(jìn)芯片制造技術(shù)，而競(jìng)爭(zhēng)對(duì)手如英特爾和三星則難以跟上步伐。

  TechInsights副主席Dan Hutcheson對(duì)《EE Times》表示：“臺(tái)積電不斷創(chuàng)新，仿佛沒有任何障礙能夠阻擋他們。許多人曾預(yù)測(cè)PPA（性能、功耗和面積）的改進(jìn)已經(jīng)結(jié)束，摩爾定律也隨之終結(jié)。然而，臺(tái)積電新推出的A14節(jié)點(diǎn)令人震撼之處在于，其PPA規(guī)格幾乎與N2相當(dāng)?！?

  技術(shù)支持

  臺(tái)積電還介紹了將支持A14節(jié)點(diǎn)推出的相關(guān)技術(shù)進(jìn)展，包括硅光子技術(shù)。該技術(shù)利用光來(lái)加速數(shù)據(jù)中心的處理速度，同時(shí)降低功耗。投資銀行高盛預(yù)測(cè)，未來(lái)五年內(nèi)，數(shù)據(jù)中心的電力需求將大幅增長(zhǎng)，給電網(wǎng)帶來(lái)壓力。

  臺(tái)積電計(jì)劃將光學(xué)芯片堆疊在電子芯片之上，并通過共封裝光學(xué)技術(shù)將其集成在基板上。張凱文表示：“我們認(rèn)為當(dāng)前的測(cè)試基板技術(shù)已經(jīng)能夠?qū)崿F(xiàn)計(jì)算模塊與光學(xué)引擎之間的集成。”

  一些規(guī)模較小的競(jìng)爭(zhēng)對(duì)手，如格芯（GlobalFoundries）和Tower Semiconductor，已率先向客戶提供采用硅光子技術(shù)的芯片。IBM也最近宣布了自己的光子解決方案。

  張凱文強(qiáng)調(diào)，A14制程帶來(lái)的30%功耗改進(jìn)將“顯著”減少數(shù)據(jù)中心的電力消耗。他還提到，臺(tái)積電正利用其互連集成方案（如CoWoS）將更多內(nèi)存與邏輯芯片整合，從而減少數(shù)據(jù)傳輸所消耗的功率?！拔覀冞€在與產(chǎn)品客戶合作開發(fā)更先進(jìn)的散熱解決方案，例如優(yōu)化散熱器設(shè)計(jì)。如果能更高效地移除熱量，就可以降低芯片溫度，從而提高計(jì)算效率?！?

  目前典型的AI芯片通常由滿足高密度計(jì)算需求的小型3D堆疊集成電路組成，并搭配高帶寬內(nèi)存，所有這些都集成在一個(gè)重分布層（RDL）基板上。

  張凱文指出，未來(lái)的重大變化將是用硅光子技術(shù)取代銅互連?！叭缃竦母咚買/O服務(wù)基于銅解決方案，這非常耗電。如果繼續(xù)提高信號(hào)速率并增加更多I/O，基本上會(huì)面臨功耗限制。在不久的將來(lái)，我們將看到客戶開始使用集成硅光子技術(shù)來(lái)實(shí)現(xiàn)芯片間的信號(hào)傳輸?！?

  臺(tái)積電的AI芯片客戶包括英偉達(dá)、AMD和英特爾。張凱文表示：“我們的目標(biāo)是將集成硅光子技術(shù)打造成適用于不同配置和應(yīng)用的平臺(tái)。我們正在共同努力，希望在一年內(nèi)將其投入生產(chǎn)?！?

  A14的技術(shù)細(xì)節(jié)

  A14的首個(gè)版本將不會(huì)采用背面供電技術(shù)，這是英特爾率先引入的一項(xiàng)技術(shù)，具有提高邏輯密度、改善晶體管性能以及減少電壓下降的優(yōu)勢(shì)。臺(tái)積電將在2029年推出一個(gè)衍生版本的A14，采用自己的背面供電方案，名為“超級(jí)電源軌”（Super Power Rail）。臺(tái)積電將在2026年下半年首次在其N16節(jié)點(diǎn)上使用背面供電技術(shù)。

  晶圓級(jí)集成技術(shù)

  隨著芯片設(shè)計(jì)的規(guī)模不斷擴(kuò)大，它們已超出850平方毫米的光罩尺寸限制（用于在硅晶圓上打印圖案的光罩）。為解決這一問題，臺(tái)積電介紹了一種晶圓級(jí)集成技術(shù)。張凱文解釋道：“我們用晶圓構(gòu)建基板，然后將所有芯片放置在上面。這實(shí)際上提供了40倍于光罩尺寸的集成能力，可以將邏輯芯片和高帶寬內(nèi)存整合在一起?！?

  無(wú)需高數(shù)值孔徑EUV

  令人意外的是，臺(tái)積電目前并不計(jì)劃在從2納米到A14節(jié)點(diǎn)的芯片制造中使用ASML的高數(shù)值孔徑極紫外光刻（High-NA EUV）設(shè)備。盡管臺(tái)積電擁有全球最多的EUV設(shè)備，但他們尚未采用高數(shù)值孔徑EUV技術(shù)。

  張凱文表示：“從2納米到A14，我們不需要使用高數(shù)值孔徑EUV，但仍能保持類似的工藝復(fù)雜性。每一代技術(shù)，我們都盡量減少掩模層數(shù)量的增加，這對(duì)提供成本高效的解決方案至關(guān)重要?！?

  相比之下，英特爾在2024年4月宣布成為業(yè)內(nèi)首家采用高數(shù)值孔徑EUV工具的公司。這家美國(guó)公司計(jì)劃從2025年的Intel 18A節(jié)點(diǎn)開始使用這些工具，并延續(xù)至Intel 14A節(jié)點(diǎn)的生產(chǎn)。英特爾表示，其方法將優(yōu)化先進(jìn)制程技術(shù)的成本和性能。

  （作者：Alan Patterson）

  Alan Patterson長(zhǎng)期從事亞洲電子行業(yè)的新聞報(bào)道工作，除了《EE Times》，他還曾擔(dān)任彭博社和道瓊斯通訊社的記者和編輯。他已在中國(guó)香港和臺(tái)北生活超過30年，并在此期間持續(xù)關(guān)注大中華地區(qū)科技公司的發(fā)展動(dòng)態(tài)。