臺積電第一代1.6 Tbps硅光子和CPO產(chǎn)品有望于2025年量產(chǎn)

  據(jù)臺灣《經(jīng)濟日報》報道，臺積電硅光(SiPh)和光電合封(CPO)技術戰(zhàn)略取得重大進展，近日成功實現(xiàn)CPO與先進半導體封裝技術的集成。臺積電與博通合作，在3nm工藝上調試成功CPO關鍵技術——微環(huán)調制器(MRM)，預計2025年初可以交付樣品，有望在2025年下半年量產(chǎn)1.6Tbps光電器件。這將開啟CPO與高性能計算(HPC)和AI ASIC芯片的集成之路，實現(xiàn)計算從電信號傳輸?shù)焦庑盘柕闹卮箫w躍。預計博通和英偉達將成為臺積電首批采用這種光電共封技術的客戶。

上圖是微環(huán)調制器(MRM)示意圖，顯示單頻光輸入經(jīng)過調制獲得一系列邊帶光輸出。

  《經(jīng)濟日報》進一步援引業(yè)內消息人士的話稱，英偉達計劃從GB300芯片開始采用這種CPO技術，隨后的Rubin架構也將集成光電模塊，希望由此提高通信質量并減輕 HPC 應用中的信號干擾和過熱問題，解決當前NVLink 72互連(最多連接72個GB200芯片)的局限性。

  硅光和CPO將成為新一代HPC/AI應用的突破性技術

  隨著AI熱潮推動高性能計算(HPC)需求，SiPh和CPO有望突破摩爾定律的局限，成為未來HPC和AI應用的突破性技術平臺。SiPh將電子和光子通過先進封裝集成到同一芯片中，信號可以通過光波導傳輸。在硅芯片中集成光波導元件可以同時處理電信號和光信號，不但能夠成倍提高處理器內核之間的數(shù)據(jù)傳輸速度，而且可以縮小芯片尺寸，降低功耗和生產(chǎn)成本。

  除了HPC和AI應用外，光子元件也是激光雷達和醫(yī)療傳感器的理想選擇。

新一代HPC/AI技術平臺將通過先進封裝集成邏輯芯片、存儲器和硅光器件。

  AI應用和高性能計算對芯片數(shù)據(jù)傳輸與運算速度的需求大幅提升，英特爾與臺積電都在力推硅光子應用，因為其高帶寬、低功耗、傳輸范圍廣、節(jié)省成本等優(yōu)勢，有望成為解決AI能效與算力挑戰(zhàn)的有效方案。

  臺灣工研院產(chǎn)學研國際戰(zhàn)略中心指出，AI與高端數(shù)據(jù)中心將是硅光子市場爆發(fā)的突破點，預期該技術將從光收發(fā)器演進至CPO 和Optical I/O。預估2022年至2027年全球SiPh裸片市場年復合增長率高達48.2%，異質集成與先進封裝的實現(xiàn)將成為技術發(fā)展重點，但需要更多創(chuàng)新材料。

  然而，SiPh仍有許多技術障礙尚未克服。早在10多年前，英特爾就已經(jīng)將SiPh視為推進封裝技術的關鍵，但到目前尚未實現(xiàn)商業(yè)化量產(chǎn)。臺積電與多家業(yè)界合作伙伴成立硅光子產(chǎn)業(yè)聯(lián)盟，基于其COmpact Universal Photonic Engine (COUPE)技術的SiPh產(chǎn)品有望在2025年實現(xiàn)量產(chǎn)。

  TSMC COUPE

  為應對 AI 熱潮帶來的數(shù)據(jù)傳輸量激增需求，臺積電著手開發(fā)緊湊型通用光子引擎 (COUPE) 技術。COUPE采用SoIC-X芯片堆疊技術，將電子芯片堆疊在光子芯片之上，從而降低芯片間連接的阻抗，并提高能源效率，其效果優(yōu)于傳統(tǒng)堆疊方法。臺積電計劃在2025年在小型可插拔器件上驗證COUPE，隨后在2026 年將其以CPO形式集成到 CoWoS 封裝中，將光學連接直接引入芯片封裝中。

  臺積電與日月光和富士康等大廠聯(lián)合成立了SiPh聯(lián)盟，以推動硅光技術標準協(xié)議，整合上下游資源，共同推動臺灣加速SiPh產(chǎn)業(yè)發(fā)展。據(jù)悉，Google是采用SiPh技術最積極的云服務商(CSP)之一，已開始部署800G SiPh收發(fā)器。

TSMC針對新一代網(wǎng)絡通信的3D光學引擎發(fā)展規(guī)劃

  臺積電第一代3D光學引擎 (COUPE) 將集成到運行速度為1.6 Tbps的OSFP可插拔基板上，這一傳輸速率已經(jīng)遠超當前銅纜以太網(wǎng)標準(最高800 Gbps)，凸顯了光學互連對于網(wǎng)絡密集型計算集群的直接帶寬優(yōu)勢，更不用說預期的節(jié)能效果了。看來TSMC的硅光技術開發(fā)進度比原計劃還要快。

  展望未來，第二代 COUPE 將以CPO形式集成到 CoWoS 封裝中。與第一代相比，此版本的COUPE 將支持高達 6.40 Tbps 的數(shù)據(jù)傳輸速率，且延遲更低。

  臺積電第三代 COUPE(COUPE集成在CoWoS中介層上)預計將更進一步，將傳輸速率提高到 12.8 Tbps，同時使光學連接更接近處理器本身。目前，COUPE-on-CoWoS 正處于探索階段，臺積電尚未設定目標日期。