利用電容測(cè)試方法開創(chuàng)鍵合線檢測(cè)新天地

  ICC訊 鍵合線廣泛應(yīng)用于電子設(shè)備、半導(dǎo)體產(chǎn)業(yè)和微電子領(lǐng)域。它能夠?qū)⒓呻娐?IC)中的裸片與其他電子元器件(如晶體管和電阻器)進(jìn)行連接。鍵合線可在芯片的鍵合焊盤與封裝基板或另一塊芯片的相應(yīng)焊盤之間建立電氣連接。

  半導(dǎo)體和電子設(shè)備制造市場(chǎng)正在持續(xù)擴(kuò)展其版圖。據(jù)《財(cái)富商業(yè)洞察》最近發(fā)布的一份報(bào)告中預(yù)測(cè)，到 2032 年，半導(dǎo)體市場(chǎng)預(yù)計(jì)將突破 20625.9 億美元大關(guān)。隨著市場(chǎng)需求的不斷攀升，鍵合線測(cè)試的重要性亦隨之日益凸顯。這些連接對(duì)于將半導(dǎo)體裸片與封裝引線或基板相連而言起著至關(guān)重要的作用。一旦這些鍵合工藝中出現(xiàn)任何缺陷，都可能引發(fā)諸如開路或短路等問題，進(jìn)而對(duì)設(shè)備的整體性能造成嚴(yán)重影響。因此，進(jìn)行鍵合線測(cè)試，不僅是為了確保產(chǎn)品的可靠性和降低生產(chǎn)成本，更是為了確保產(chǎn)品能夠符合行業(yè)標(biāo)準(zhǔn)。

  以下是影響鍵合線效果的一些常見缺陷：

  導(dǎo)線下垂：當(dāng)導(dǎo)線受到張力時(shí)發(fā)生拉伸或下垂，就會(huì)導(dǎo)致接觸不良，進(jìn)而影響電氣性能。

  導(dǎo)線偏移：這是指在鍵合過程中導(dǎo)線發(fā)生橫向移動(dòng)，從而導(dǎo)致錯(cuò)位，進(jìn)而造成連接不可靠。

  形成引線環(huán)：若導(dǎo)線出現(xiàn)意外多余的部分，就可能會(huì)形成環(huán)狀，這不僅會(huì)損害鍵合的質(zhì)量，還會(huì)對(duì)設(shè)備的功能造成不利影響。

  導(dǎo)線短路：這是一種極為嚴(yán)重的缺陷，具體表現(xiàn)為兩根導(dǎo)線之間發(fā)生了意外的電氣接觸，進(jìn)而可能引發(fā)電路故障，甚至導(dǎo)致整個(gè)設(shè)備的完全失效。

  導(dǎo)線開路：這是指本應(yīng)與焊盤形成電氣連接的導(dǎo)線發(fā)生了斷開，從而使得電路無法形成閉合回路，進(jìn)而對(duì)設(shè)備的正常功能造成影響。

  測(cè)試方法概述

  測(cè)試鍵合線缺陷時(shí)，最廣泛采用的方法包括使用自動(dòng) X 射線檢測(cè)技術(shù) (AXI) 進(jìn)行光學(xué)/X 射線檢測(cè)，以及借助自動(dòng)測(cè)試設(shè)備 (ATE) 進(jìn)行電氣測(cè)試。

  AXI 技術(shù)通過使用 X 射線的穿透能力，能夠捕捉到鍵合線的精細(xì)圖像，從而有效檢測(cè)出如異物、空隙和密封不良等隱蔽缺陷。該方法屬于非破壞性檢測(cè)，非常適合檢測(cè)復(fù)雜的組件。不過，其檢測(cè)過程相對(duì)緩慢、成本也較高，而且存在輻射安全隱患。

  另一方面，ATE通過對(duì)鍵合線的電氣特性進(jìn)行測(cè)試，能夠準(zhǔn)確識(shí)別出諸如開路、短路以及性能衰退等問題。該方法具有速度快、一致性強(qiáng)以及可編程等優(yōu)點(diǎn)，是在大批量生產(chǎn)環(huán)境中應(yīng)用的理想選擇，但其可能無法有效檢測(cè)出結(jié)構(gòu)和機(jī)械方面的缺陷。

  除了電氣測(cè)試和光學(xué)檢測(cè)手段外，還有其他多種技術(shù)可用于評(píng)估鍵合線的質(zhì)量。例如，引線和鍵合的拉力測(cè)試可以測(cè)量鍵合線或帶狀鍵合的抗拉強(qiáng)度，球剪切測(cè)試可用于分析球鍵合的強(qiáng)度，熱循環(huán)測(cè)試通過使鍵合線經(jīng)歷不同的溫度條件來評(píng)估其耐久性;而應(yīng)力測(cè)試旨在評(píng)估鍵合線在長時(shí)間內(nèi)承受熱應(yīng)力和機(jī)械應(yīng)力的能力。

  電容測(cè)試作為一種新興的檢測(cè)手段，巧妙地利用了金屬表面(例如鍵合線與金屬板，后者亦稱IC上方的傳感板)的耦合特性。在此配置下，IC的每一個(gè)引腳和鍵合線都被有效地轉(zhuǎn)換為電容器的導(dǎo)電板。這一方法使得用戶可以檢測(cè)到以往采用傳統(tǒng) ATE 和 X 射線方法難以發(fā)現(xiàn)的缺陷，比如鍵合線和內(nèi)引線之間的 “近短路”現(xiàn)象，以及導(dǎo)線的垂直下垂問題。此外，電容測(cè)試還能識(shí)別出錯(cuò)誤的芯片和模塑化合物等潛在問題。

  電容測(cè)試原理

  采用電容耦合法檢測(cè)鍵合線缺陷的原理相對(duì)簡單。具體而言，這一方法是通過共享電場(chǎng)，而非直接的電氣連接，來在兩個(gè)導(dǎo)體之間傳遞電能。如此，即便組件之間沒有通過導(dǎo)線實(shí)現(xiàn)物理連接，也能進(jìn)行信息通信或信號(hào)傳輸。

  這一概念可應(yīng)用于鍵合線的測(cè)試中，具體方法是測(cè)量兩個(gè)導(dǎo)電物體表面之間的電容：一是鍵合線區(qū)域上方的電容結(jié)構(gòu)，二是與鍵合線相關(guān)聯(lián)的導(dǎo)電路徑。通過對(duì)這兩個(gè)導(dǎo)電物體表面所產(chǎn)生的電容響應(yīng)進(jìn)行分析，就可以評(píng)估封裝集成電路內(nèi)部鍵合線的狀況及其位置情況。

  如圖 1 所示，非矢量測(cè)試增強(qiáng)探頭 (VTEP) 就是實(shí)現(xiàn)此類測(cè)試的一個(gè)實(shí)例。該探頭采用先進(jìn)的電容和電感傳感技術(shù)，旨在檢測(cè)和測(cè)量印刷電路板(PCB)上各個(gè)元器件以及板內(nèi)互連的電氣特性。與傳統(tǒng)測(cè)試方法相比，此項(xiàng)技術(shù)無需依賴詳細(xì)的輸入輸出矢量即可進(jìn)行操作，并具有出色的信噪比。

圖 1：是德科技非矢量測(cè)試增強(qiáng)探頭 (VTEP)

  如下圖 2 所示，該解決方案采用了先進(jìn)的電容和電感傳感技術(shù)，旨在檢測(cè)和測(cè)量鍵合線的電容值。具體操作流程為：通過保護(hù)引腳，將刺激信號(hào)注入到引線框架中，隨后該信號(hào)將會(huì)傳輸?shù)芥I合線位置。當(dāng)放大器觸及傳感器板(在本例中為電容結(jié)構(gòu))時(shí)，電路即刻閉合，并開始捕捉耦合響應(yīng)。

圖 2：使用 VTEP 的四方扁平封裝 (QFP) 鍵合線測(cè)試裝置的橫截面圖

  通過采用這種方法，電氣結(jié)構(gòu)測(cè)試儀 (EST) 能夠結(jié)合先進(jìn)的電容和電感傳感技術(shù)，以及零件平均測(cè)試 (PAT) 統(tǒng)計(jì)算法，從一系列已知完好的單元中學(xué)習(xí)并建立基線鍵合線測(cè)試。這樣，用戶就能準(zhǔn)確的識(shí)別出任何偏離正常值的鍵合線變化，例如下圖 3 中測(cè)試儀所捕捉到的“近似短路”缺陷。

圖 3：使用 s8050 EST 檢測(cè)到的“近似短路”缺陷，并在 X 射線下進(jìn)行驗(yàn)證

  基于電容測(cè)試的優(yōu)勢(shì)和局限性

  電容測(cè)試方法在處理周邊引線排列的封裝時(shí)尤為高效，原因在于這些引線均位于集成電路的同一側(cè)或周圍，彼此緊密相鄰。典型的例子包括雙列直插式封裝(DIP)和四方扁平封裝(QFP)。在這兩類封裝中，所有引線要么彼此相鄰，要么環(huán)繞集成電路封裝的周邊。得益于此種設(shè)計(jì)，鍵合線得以通過單層結(jié)構(gòu)圍繞芯片布局，而不是相互堆疊。這種配置使得測(cè)量電容耦合信號(hào)以確定鍵合線的物理位置變得相對(duì)容易和精確。

  然而，隨著技術(shù)的不斷進(jìn)步以及集成電路復(fù)雜性的日益提升，一系列更先進(jìn)的封裝類型應(yīng)運(yùn)而生，其中包括球柵陣列 (BGA)，此類封裝涉及多層鍵合線的堆疊。如下圖 4 所示，由于鍵合線排列的復(fù)雜性顯著增加，所以這種先進(jìn)的方法為測(cè)量電容耦合信號(hào)帶來了更多的挑戰(zhàn)。

圖 4：球柵陣列 (BGA) 封裝俯視圖

  電容耦合方法可能并不適用于這些先進(jìn)的集成電路封裝類型。以BGA為例，其鍵合線焊盤是按照同心環(huán)的方式，即圍繞芯片也圍繞印刷電路板進(jìn)行布局，由此產(chǎn)生了多層線路的堆疊。如圖 5 所示，這種配置會(huì)影響電容耦合信號(hào)的強(qiáng)度和信噪比，進(jìn)而使得測(cè)量電容耦合信號(hào)更具挑戰(zhàn)性。

圖 5：多條導(dǎo)線相互堆疊的 BGA 封裝橫截面圖

  因此，在選擇電容耦合測(cè)試方法之前，對(duì)鍵合線排列方式的考量顯得尤為重要。對(duì)于具有復(fù)雜鍵合線排列的先進(jìn)封裝類型，可能需要采用其他測(cè)試方法，進(jìn)而確保測(cè)量的準(zhǔn)確性以及缺陷檢測(cè)的可靠性。

  革新鍵合線缺陷檢測(cè)技術(shù)，助推微電子行業(yè)前行

  鍵合線技術(shù)在微電子領(lǐng)域中占據(jù)著舉足輕重的地位，而隨著市場(chǎng)增長預(yù)測(cè)的急劇上升，對(duì)于高效測(cè)試方法的需求也愈發(fā)迫切。盡管傳統(tǒng)的 AXI 和 ATE 系統(tǒng)能提供有價(jià)值的分析見解，但它們也有很大的局限性。在集成電路中，會(huì)出現(xiàn)不同類型的鍵合線變形缺陷，而針對(duì)這些缺陷，也有各種對(duì)應(yīng)的系統(tǒng)去進(jìn)行處理。

  ATE 系統(tǒng)可輕松檢測(cè)諸如開路、短路和缺線等電氣缺陷。這使得它們成為在高產(chǎn)量生產(chǎn)環(huán)境中的理想選擇。然而，這些系統(tǒng)的局限性在于，它們只能檢測(cè)電氣缺陷，而對(duì)于其他類型的問題，比如多余或雜散的導(dǎo)線、近似短路的下垂導(dǎo)線或擺動(dòng)線等，卻無能為力。因此，有可能出現(xiàn)這樣的情況：在 ATE 測(cè)試中，集成電路看似完全正常工作，但實(shí)際上卻并非如此。

  相比之下，AXI 可以檢測(cè)出所有鍵合線缺陷。然而，這種方法需要人工目視檢查，不僅費(fèi)時(shí)耗力，而且容易受到人為因素的影響而導(dǎo)致誤差。特別是在高產(chǎn)量生產(chǎn)環(huán)境下，想要對(duì)每一批集成電路封裝進(jìn)行細(xì)致的篩查顯得尤為不切實(shí)際，因?yàn)檫@會(huì)大幅拖慢生產(chǎn)節(jié)奏，造成瓶頸。因此，在實(shí)際操作中往往只能隨機(jī)選取少量樣品進(jìn)行篩選，這無疑限制了 AXI 在全面缺陷檢測(cè)方面的效能。

  基于電容的測(cè)試技術(shù)成功應(yīng)對(duì)了這兩項(xiàng)挑戰(zhàn)。這一先進(jìn)技術(shù)能夠檢測(cè)到那些傳統(tǒng) ATE 和 X 射線系統(tǒng)難以察覺的缺陷，例如鍵合線和內(nèi)部引線之間的 “近似短路 ”以及垂直方向上的導(dǎo)線下垂問題。此外，它還能識(shí)別出芯片錯(cuò)誤和模塑化合物問題等其他方面的異常，進(jìn)而顯著提升了其診斷能力。

  與 PAT 統(tǒng)計(jì)分析相結(jié)合時(shí)，這種檢測(cè)方式可以高效且輕松地檢測(cè)出電氣和非電氣缺陷，并能適應(yīng)快速的生產(chǎn)節(jié)奏。

作者：是德科技產(chǎn)品經(jīng)理Shawn Lee